	WEST	massassassassassassassassassassassassass
*	Generate Collection	Print

L4: Entry 198 of 239

File: JPAB

Dec 5, 1990

PUB-NO: JP402294061A

DOCUMENT-IDENTIFIER: JP 02294061 A TITLE: MULTI CHIP PACKAGE STRUCTURE

PUBN-DATE: December 5, 1990

INVENTOR-INFORMATION:

NAME

COUNTRY

TSUZUKI, YUKIO KONDO, KENJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NIPPONDENSO CO LTD

APPL-NO: JP01114559 APPL-DATE: May 8, 1989

US-CL-CURRENT: 257/724

INT-CL (IPC): HOIL 23/52; HOIL 25/04; HOIL 25/18

ABSTRACT:

PURPOSE: To simplify manufacturing process and reduce cost, by bonding and fixing a relaying lead frame constituted of a part of lead frames and the lead frame by using a reinforcing resin film, and connecting chips by using the relaying lead frame.

CONSTITUTION: A plurality of chips 11, 12 are directly mounted on a lead frame 13, and a relaying lead frame 16 formed by a frame constituting the lead frame 13 is arranged. The chips 11 and 12 are relayed and connected by said lead frame 16. The lead frame 13 and the relaying lead frame 16 are bonded and fixed by using a reinforcing film 17 composed of resin. As a result, the chip 11 and the chip 12 can be connected without especially arranging a relaying substrate and the like. Thereby the structure is simplified, and a multi chip package structure of low coat can be obtained.

COPYRIGHT: (C) 1990, JPO&Japio

⑩日本国特許庁(JP)

⑫公開特許公報(A) 平2-294061

60Int.Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)12月5日

H 01 L 23/52 25/04 25/18

7454-5F 23/52 H 01 L 7638-5F 25/04 D Ž.

審査請求 未請求 請求項の数 1 (全4頁)

公発明の名称 マルチチツブパツケージ構造

日本電装株式会社

頤 平1-114559 创特

頤 平1(1989)5月8日 纽出

夫· 幸 @発 明 者 築 冶 @発 明 者 沂 苺 健

爱知県刈谷市昭和町1丁目1番地 日本電装株式会社内 日本質装株式会社内 爱知県刈谷市昭和町1丁目1番地

愛知県刈谷市昭和町1丁目1番地

弁理士 藤谷 70代 理

1. 発明の名称

の出願

人

「マルチチップパッケージ構造

2. 特許請求の範囲

遊数のLSIや個別半導体素子等のチップをり ードフレームに実势し、一つの樹脂モールドパッ ケージとしたマルチチップパッケージ構造におい τ.

前記複数のチップを直接搭載した前記リードフ

前記リードフレームを構成するフレームから形 成され、前記チップとワイヤポンディングして核 チップ間を接続するために一つ一つ島形状に独立 して記設された中継用リードフレームと、

前記中離用リードフレームを前記リードフレー ムと接着固定する樹脂より成る植強フィルムと を有することを特徴とするマルチチップパッケ ージ構造。

3. 発明の辞細な説明

【産業上の利用分野】

本発明は、複数のLSIや個別半導体素子等の . チャプをリードフレームに実装し、一つにパッケ ージングしたマルチチップパッケージ構造に関す

【從来技術】

従来、マルチチップパッケージ構造は、第3図 に示したように、複数のLSIや個別半導体素子 等のチップ21,22を同一パッケージに収納し ている。そして、このパッケージ中においてチッ プ21とチップ22との接続が必要である。この チップ21とチップ22とを接続するために、先 す、チップ21、22をハイブリッドIC用基板 (例えば、AlaO。基板) 23に接着する。次に、 チップ21、22とハイブリッド1C用基板23 の配益パターン24とをワイヤ25で接続する。 そして、チップ21.22が搭載されたハイブリ ッド1C用基板23をリードフレーム26に接着 し、ハイブリッドIC用基板23の配線パターン 24とリードフレーム26とをワイヤ25で接続 する。その後、モールド樹脂27にてパッケージ

ングしてマルチチップパッケージ構造としている。 【発明が解決しようとする課題】

上記ハイブリッドIC用基板を用いたマルチチップパッケージ構造においてはモノリシックIC 製造技術とハイブリッドIC製造技術との組み合わせとなるためモノリシックICのみに比べてハイブリッドIC分が材料及び製造工程の両面においてコストアップの要因となっていた。

本発明は、上記の課題を解決するために成されたものであり、その目的とするところは、複数のチップを同一パッケージに収納するためにハイブリッドIC用基板等の別の基板を用いることなく、構造を簡素化して低コストなマルチチップパッケージ構造を提供することである。

【課題を解決するための手段】

上記課題を解決するための発明の構成は、複数のLSIや個別半導体素子等のチップをリードフレームに実装し、一つの樹脂モールドバッケージとしたマルチチップパッケージ構造において、前記複数のチップを直接搭載した前記リードフレー

する。

第1図は本発明のマルチチップパッケージ構造で、リードフレームより上にてパッケージングしているモールド樹脂を除いた状態を示している。 又、第2図は第1図の中央報断面図である。

11.12は複数のしい11.12は複数のしい11.12は複数のしい11.12はやりコンスのかりのはなる。又にあり、チャプのよりとでなる。又にははアロームで、リードフレーム13は11.12とリードフレームとを接続層でした。12とはカードフレームがある。又ははチャプが11.12とはカードカーとは接続層でした。13と接続を関する。13と接続を関する。13と接続を関する。13と接続を関する。15にはカードカーはは13と中継用りには13と中継用りになる。そのには13と中継用りになる。そのには13と中継用りになる。そのには13と中継用りになる。そのには13と中継用りになる。そのには13と中継用りになる。そのには13と中継用りには13と中継用りには13と中継用りには13と中継用りには13と中継用りには13と中継用りに13と中には13と中は11.11には11.1

ムと、前記リードフレームを構成するフレームから形成され、前記チップとワイヤボンディングして該チップ間を接続するために一つ一つ島形状に独立して配設された中継用リードフレームと、前記中継用リードフレームを前記リードフレームと接着固定する樹脂より成る補強フィルムとを有することを特徴とする。

【作用】

リードフレームに複数のチップを直接搭載する。 そして、そのリードフレームを構成するフレーム から形成された中継用リードフレームを配設して 中継させチップ間の接続が行われる。ここで、リ ードフレームと中継用リードフレームとは樹脂よ り成る補強フィルムにより接着固定されている。 従って、チップ間に別に中継用基板等を設けるこ となく、各々のチップと中継用リードフレームを 接続して利用することによりチップとチップとが 接続できる。

【実施例】

以下、本発明を具体的な実施例に基づいて説明

固定しているポリイミド樹脂から成る補強フィル ムである。

ここで、中鶴用リードフレーム 1 6 部分の形成 について述べる。

先ず、リードフレーム13がエッチングやプレ ス型により形成される。この時、中雄用リードフ レーム 1 6 部分も同時に形成されるが他のリード フレーム13部分と繋がった状態であり島形状に 独立はしていない。次に、この状態の中継用リー ドフレーム16を含むリードフレーム13に補強 フィルム17を接着した後、リードフレーム13 の中継用リードフレーム16となるべき部分を高 形状の独立した形状となるように切り離す。する と、第1図及び第2図に示したように、最終的な リードプレーム13及び中駐用リードフレーム1 6 が形成される。従って、中糖用リードフレーム 16はリードフレーム13の一部分であると共に 他の周辺のリードフレーム13と電気的に分離し た状態を実現でき、樹脂モールドパッケージとす る前のリードフレーム 1 3 と中継用リードフレー ム 1 6 とは一体的構成に維持される。従って、中 被用リードフレーム 1 6 をチップ 1 1 とチップ 1 2 との配線として使用することが可能となる。

そして、このように形成されたリードフレーム 13上にチップ11.12が接続層14を介して 接続される。次に、チップ11.12とリードフ レーム13とはAu 或いはAL から成るワイヤ1 5により各回路間が接続においては、チップ11 とチップ12間との接続においてはかリードフレーム13と前以って情強フィルム17により接て にム13と前以立てになっているのではなっているのではなっている。この後、モールド樹間18にてバッケージとれてマルチチップバッケージとなっているかによっている。

尚、補強フィルム17としてはポリエステル樹脂から成るフィルムでも可能である。

上述のように、従来のリードフレームを構成するフレームから形成され、補強フィルムで接着されて一体的となった中継用リードフレームを利用

され、その中継用リードフレームを使用してチップ間が接続されるので、製造工程が簡素化されコストが最小限に抑えられる。

4. 図面の簡単な説明

第1図は本発明の具体的な一実施例に係るマルチチップパッケージ構造を示した説明図。第2図は同実施例に係るマルチチップパッケージ構造を示した級断面図。第3図は従来のマルチチップパッケージ構造を示した級断面図である。

11. 12 …チップ 13 …リードフレーム

14…接続層 15…ワイヤ

16…中駄用リードフレーム


1~…補強フィルム

特許出願人 日本電貨株式会社 代理人 弁理士 廢谷 修 するので、チップとチップとを接続するのに中継 用基板を必要としない。つまり、モノリシック! C製造技術に捕強フィルムを加えた技術の組み合 わせのみでマルチチップパッケージ構造が達成で きることになる。


従って、マルチチップパッケージ構造が簡素化され製造技術的に容易となるので、低コストにてマルチチップパッケージを提供できる。

【発明の効果】


第1図



第2図



第3図



PTO: 2002-3476

Japanese Published Unexamined Patent Application (A) No. 02294061, published December 5, 1990; Application Filing No. 01-114559, filed May 8, 1989; Inventor(s): Yukio Tsuzuki et al.; Assignee: Nippon Densoo Corporation; Japanese Title: Multi-Chip Package Structure

MULTI-CHIP PACKAGE STRUCTURE

CLAIM(S)

A multi-chip package structure, wherein multiple chips such as LSIs and individual chips are mounted on the lead frames and put into one resin mold package, comprising: lead frames on which multiple chips are directly mounted; relay lead frames made by the frames constituting said lead frames and independently installed in an island form to connect said chips to each other by wire-bonding to said chips, and a reinforcing film made of resin which bonds/secures said relay lead frames to said lead frames.

DETAILED DESCRIPTION OF THE INVENTION

(Field of Industrial Application)

The present invention pertains to a multi-chip package structure wherein chips, such as multiple LSIs and individual semiconductor chips, are mounted and packaged into one unit.

(Prior Art)

In the prior art multi-chip package structure, as shown in Fig. 3, multiple LSIs and individual chips 21 and 22 are accommodated in one package, and in this package, chip 21 and chip 22 need to be connected. To connect the chip 21 and chip 22, the chips 21 and 22 are bonded to a hybrid IC substrate 23 (e.g., Al₂O₃ substrate) first, and subsequently the chips 21 and 22 are connected to wiring pattern 24 with wire 25. Then, the hybrid IC substrate 23, on which the chips 21 and 22 are mounted, is bonded to lead frame 26, and the wiring pattern 24 of the hybrid IC substrate 23 and the lead frame 26 are connected with wire 25. Subsequently, they are all packaged with mold resin 27 to form a multi-chip package structure. (Problems of the Prior Art to Be Addressed)

The aforementioned multi-chip package structure having the hybrid IC substrate uses a combined technology of monolithic IC manufacturing technology and of hybrid IC manufacturing technology, therefore, results in higher cost relative to the structure that uses a monolithic IC alone since the hybrid IC requires high cost in material and in manufacturing process.

The present invention was produced to solve the aforementioned problems, and attempts to present an inexpensive multi-chip package structure, which is simplified in structure without using a separate substrate such as a hybrid IC substrate, to accommodate multiple chips in one package.

(Means to Solve the Problems)

The structure of the present invention that solves the aforementioned problems is a multi-chip package structure, wherein multiple chips, such as LSIs and individual chips, are mounted on the lead frames and put into one resin mold package. Said multi-chip package structure comprises said lead frames on which multiple chips are directly mounted, relay lead frames made of frames constituting said lead frames and each independently installed in an island form to connect said chips by wire-bonding to said chips, and a reinforcing film made of resin which bonds/secures said relay lead frames to said lead frames.

(Operation)

Multiple chips are directly mounted on said lead frames. Then, the relay lead frames made by frames constituting said lead frames are installed and the chips are connected to each other via these relay lead frames. The lead frames and the relay lead frames are bonded/secured to each other by the reinforcing film made of resin. Accordingly, the chips can be connected to each other by connecting each chip to the respective relay lead frame, so another relay substrate needs not be installed between the chips.

(Embodiment Examples)

The present invention is explained more specifically with reference to the embodiment example.

Fig. 1 shows a planar view of the multi-chip package structure of the present invention, wherein the molded resin is removed from the top of the lead frames. Fig. 2 shows a cross-sectional view of said structure cut away at the center line.

In the figures, 11 and 12 indicate the chips, such as LSIs or individual chips, and the chips 11 and 12 are made of silicon, gallium arsenic, or phosphorus indium [sic]; 13 indicates the lead frames, which are made of 42 alloy or Cu alloy; 14 indicates the connection layer made of solder or conductive adhesive that connects the chips 11 and 12 to the lead frames; 15 indicates the wire made of Au or Al that connects the chips 11 and 12 to the lead frames 13. Moreover, 16 indicates the relay lead frames made of lead frames constituting the lead frames 13. The relay lead frames 16 are independently isolated from each other in form of an island and positioned between the chips 11 and 12. And, 17 indicates the reinforcing film made of polyimide resin and it bonds/secures the lead frames 13 and the relay lead frames.

Formation of the relay lead frames 16 is explained below.

The lead frames 13 are formed by etching or press-molding. The relay lead frame section 16 is also formed simultaneously at this time, but relay lead frame section is connected to the other lead frame section 13 in this stage and are not isolated in an island form. After the reinforcing film 17 is bonded to the lead frame section 13 containing the relay lead frame section 16, the section for forming the relay lead frames 16 is separated from the lead frame section 13 to form

independent islands. Then, as shown in Fig. 1 and Fig. 2, the lead frames 13 and the relay lead frames 16 in the final stage are formed. Therefore, the relay lead frames 16 are part of the lead frame section 13 and can be electrically isolated from other lead frames 13 on the periphery, so the lead frames 13 and the relay lead frames 16 are kept in one integral structure before put to resin mold packaging. Therefore, the relay lead frames 16 can be used as the wires for the chips 11 and 12.

On the lead frames 13 thus formed, the chips 11 and 12 are connected via the connection layer 14. The chips 11 and 12 and lead frames 13 are connected to each other by Al or Au wire 15 connecting each circuit. In connecting the chips 11 and 12, since all the relay lead frames 16 are preliminarily bonded/secured to the lead frames 13 by the reinforcing film 17 and formed independently in an island form, as explained earlier, each of them is used for connecting the chips by use of wire 15. Subsequently, they are packaged with molding resin 18 into the multi-chip package.

In addition, the reinforcing film 17 may be a film made of polyester resin.

As explained above, since the present invention uses the frames constituting the prior art lead frames and the relay lead frames integrated by being bonded by the reinforcing film, a relay substrate is not needed in bonding the chip to the chip. In other words, merely by combining a technique of adding the reinforcing film to the monolithic IC manufacturing technology, the multi-chip package structure can be accomplished.

Therefore, the multi-package structure is simplified and easily manufactured, resulting in lower cost.

(Advantage)

The multi-chip package structure of the present invention comprises lead frames on which multiple chips are directly mounted, relay lead frames made of frames constituting said lead frames and installed to connect said chips by wire-bonding, and a reinforcing resin made of resin film for bonding/securing said relay lead frames to said lead frames. Therefore, another relay substrate needs not be installed. In stead, the relay lead frames constituted by part of the prior art lead frames are bonded/secured to said lead frames by the reinforcing resin film, so the chips are connected to each other by the relay lead frames, which results in minimal manufacturing cost and simpler manufacturing process.

BRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1 illustrates the multi-chip package structure as one embodiment example of the present invention. Fig. 2 shows a cross-sectional view of the multi-chip package structure as the same embodiment example. Fig. 3 shows a cross sectional view of the prior art multi-chip package structure.

- 11, 12. Chips
- 13. Lead frame
- 14. Connection layer

- 15. Wire
- 16. Relay lead frame
- 17. Reinforcing film

Translations
U. S. Patent and Trademark Office
7/2/02
Akiko Smith